Laporan Akhir 1

Laporan Akhir Percobaan 1



1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 
 

 

3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan, rangkaian counter terdiri atas 4 JK flip-flop, 4 logic probe dan dua buah switch spdt yang terhubung ke masing-masing kaki S dan R dari JK flip-flop. Counter merupakan rangkaian yang berfungsi sebagai penghitung, pada percobaan ini rangkaian merupakan model dari asynchronous binary counter 4 bit dengan 4 JK flip-flop yang dirangkai seri dan hanya flip flop pertama yang mendapatkan tegangan dari clock.

    Pada percobaan outputan dari Q akan diumpankan ke logic probe dan inputan clock flip-flop selanjutnya. Clock pada masing-masing JK flip-flop bersifat fall time yaitu akan mengubah nilai jika bit berasal dari 1 ke logika 0. Jadi ketika flip-flop pertama menghasilkan output 1, maka tidak akan mempengaruhi flip-flop selanjutnya. Namun, ketika flip-flop pertama menghasilkan output 0 setelah output 1, maka flip-flop selanjutnya akan merubah nilai outputan begitu seterusnya hingga flip-flop terakhir.
    Outputan keseluruhan dari rangkaian ini akan menghasilkan counter secara berurutan dari 0-15.
 
5. Video Rangkaian[Kembali]
 







 6. Analisa [Kembali]

    1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground             ketika SR aktif low ?
    2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop                         selanjutnya ?



 
7. Link Download [Kembali]

Download HTML [Klik di sini]
Download video simulasi [Klik di sini]
Download Datasheet IC74LS112 [klik disini]
Download Datasheet Logicprobe [klik disini]
Download Datasheet switch SPDT [klik di sini]